每经记者｜岳楚鹏    每经剪辑｜金冥羽 兰素英 易启江    

昔时60余年，群众半导体的发展大致罢黜着英特尔鸠合创举东说念主戈登·摩尔提议的“摩尔定律”：集成电路上可容纳的晶体管数目会以简短18至24个月翻一番的速率增长。

然则，跟着先进制程贴近物理和成本极限，“摩尔定律”的发展空间正在收窄，产业界也开动寻找后摩尔期间的新标的。

在5月25日的IEEE海外电路与系统研讨会（ISCAS 2026）上，华为公司董事、半导体业务部总裁何庭波负责发布“韬（τ）定律”（Tau  Scaling Law），旨在跳出缩小晶体管的传统阶梯，瞻望到2031年，基于“韬（τ）定律”的高端芯片晶体管密度将达到1.4纳米制程的同等水平。 

何庭波视频演讲 图片来源：演讲视频截图

6月1日，群众芯片缠绵自动化和半导体手艺阶梯图范围的首要学者Andrew B. Kahng（安德鲁·姜）袭取《逐日经济新闻》记者专访，对“韬（τ）定律”的真不二价值与远景进行了解读。 

Andrew B. Kahng现为加州大学圣地亚哥分校意象机科学与工程、电气与意象机工程双聘了得解析，亦然海外意象机学会（ACM）和海外电气与电子工程师协会（IEEE）会士，2019年取得“韩国诺贝尔奖”韩国湖岩工程奖。 

Andrew B. Kahng 图片来源：加州大学圣地亚哥分校官网

NBD：求教应若何相识华为提议的“韬（τ）定律”？

Andrew B. Kahng：在我看来，华为提议的“韬（τ）定律”当先不错被相识为一种面向群众半导体生态系统的公开表态：它既体现出华为赓续鞭策半导体手艺演进的决心和信心，也组成了对传统阶梯的一种挑战。

“韬（τ）定律”的中枢办法惟有一个，等于打造在应用市集会具有竞争力的系统居品价值。要杀青这一办法，不行只依靠某一个手艺款式，而需要从系统到手艺的全栈协同优化与协同鞭策。系统居品价值不是仅来自于光刻手艺，还包括软件、封装、芯片缠绵、产业生态以及工程技艺等多个方面。

NBD：要是芯片跳动不再主要依靠缩小晶体管尺寸，当代芯片下一步优化的标的是什么呢？

Andrew B. Kahng：从根柢上说，真确需要手脚优化办法并陆续擢升的是系统价值。

不外，价值这一主张本人包含贸易和经济层面的考量，比拟单纯的手艺方针要愈加复杂，也更难被精确掂量。从历史上看，半导体产业往往借助一系列手艺方针来大致反应经济价值的擢升，举例密度。在悉数“摩尔定律”期间，这些代理方针也在束缚演进，不仅包括晶体管沟说念长度、栅极间距，也包括金属互连间距、能效、电路速率、成本等多个维度。（注：在半导体范围，缩放指的是通过优化缠绵、工艺或系统技巧，使芯片在性能、功耗、面积和成本等方面陆续擢升的过程。）

雷同地，“韬（τ）定律”或者也不错被相识为一种元定律，它是一个新提议的主张，旨在反应半导体产业对于陆续擢升系统价值的根柢需求。

图片来源：何庭波演讲视频截图

需要指出的是，“摩尔定律”与几何缩放之间的浮浅绑定，骨子上很早以前就如故冲破。二十多年前，等效缩放和基于缠绵的缩放就如故被纳入半导体产业阶梯图。

与此同期，“高出摩尔”（More Than Moore）这一主张如故存在约二十年。该理念从系统和应用需求启程，而不是单纯眷注晶体管尺寸。早在约四分之一个世纪前，半导体产业阶梯图中就如故加入了“系统驱动要素”（System Drivers）干系内容。

还应闪耀的是，刻下半导体产业阶梯图如故瞻望，最迟到2036年，3D多层手艺节点将成为产业发展的首要标的。尔后，3D集成将成为延续芯片缩放进度的必要组成部分。

华为自2019年以来便已在紧迫探索若何通过3D集成赓续杀青缩放，这一动弹很可能早于好多其他公司将该问题视为关乎生涯的策略挑战。至于这种提前布局最终会带来若何的效果，目下仍有待不雅察。

NBD：从电子缠绵自动化（EDA，指行使意象机援助缠绵软件来完成超大范围集成电路芯片的功能缠绵、详尽、考据、物理缠绵等历程的缠绵形貌）和物理缠绵角度看，缩小信号旅途、优化布局、校正互连，以及推动缠绵与手艺协同优化，对于后摩尔期间赓续擢升芯片性能有多首要？

Andrew B. Kahng：这些齐是陆续擢升系统价值的关键要素。更小、更快、更节能的芯片，意味着能够以更低成本提供更高价值。在传统“摩尔定律”带来的“顺风”慢慢松开后，EDA和物理缠绵中的这些基本办法将变得愈加首要。

在我看来，EDA和芯片落地款式仍然存在巨大擢起飞间。昔时在依靠“摩尔定律”上前鞭策的过程中，百家乐2026世界杯中国官方下载两个无缺手艺节点的潜在价值尚未被充分挖掘。将来，重新获取这些价值的契机将散布在缠绵用具、缠绵措施学、优化手艺等多个方面，何况会与机器学习和智能时势AI深度联接。

米兰体育2026世界杯指定中国官网

我平日用“摩尔定律”不错相识为‘每周带来百分之一的校正’”来证明产业昔时的跳动速率。随源头艺擢升放缓，终末的缩放杠杆将不可幸免地来自质地、周期和成本的改善，而这些改善主要依赖缠绵和EDA。同期，机器学习和AI也将在其中推崇越来越大的作用。

NBD：跟着传统光刻手艺跳动变得越来越贫窭、成本越来越高，系统级缠绵、先进封装、3D集成以及软硬件协同优化，在延续半导体性能和能效擢升方面能够推崇多大作用？

Andrew B. Kahng：上述标的本人等于“高出摩尔”框架下必须推崇作用的关键杠杆，它们必须匡助半导体产业赓续擢升系统和居品价值。

我对此持乐不雅派头。我觉得，这些手艺旅途以偏激他干系技巧，将在将来多年赓续延展半导体缩放偏激带来的手艺红利。其原因在于，东说念主类社会在动力、健康、表象、基础设施、可陆续发展和科学发现等方面面对的需求极其进攻且范围高大，咱们不行让半导体手艺的发展停滞下来。

NBD：华为瞻望，基于“韬（τ）定律”，到2031年将缠绵出等效于晶体管密度达到1.4纳米制程的高端芯片。从缠绵和杀青角度看，应该若何相识“等效于1.4纳米”？ 

Andrew B. Kahng：2031年距离目下惟有5年时候，因此不错推测，华为至少如故掌捏了一条能够撑持这一说法的考据旅途。

还需要闪耀的是，先进制程前沿的功耗、性能和面积方针从约5纳米鞭策到3纳米、2纳米和1.4纳米时，其改善幅度如故放缓。这意味着，“韬（τ）定律”需要弥合的差距可能小于外界直不雅遐想。

在我看来，“等效于1.4纳米”更可能意味着一套基准测试标准。这些标准既能够体现“韬（τ）定律”的关键上风，同期显露目下先进芯片在某些方面的局限，举例SRAM（静态就地存取存储器芯片）密度缩放不及，仍须镶嵌纯二维平面布局，或者受限于同质化芯片架构。

这类对比喻针可能围绕更低的功耗包络（power envelope）、更高的存储容量和带宽、单元封装面积的等效晶体管数目，以及同等功耗下的系统级婉曲量来设定，适用场景可能包括出动措置、旯旮意象或AI加快器。

话虽如斯，“等效于1.4纳米”很可能并不是指在领土密度、最高频率、制造良率、封装系统成本以偏激他诸多方针上齐达到1.4纳米水平。

我觉得，上述方针齐不错被量化和测量。要是干系标准能够被提前、显著地提议，并在之后袭取考据，那么“等效于1.4纳米”的说法将更有劝服力。此外，“韬（τ）定律”的某些维度，可能具备更短的研发周期，更低的老本开支需乞降更小的手艺风险。这也会使这一说法具备一定的内在庄重性。 

NBD：要是“韬（τ）定律”或雷同旅途取得告捷，将对AI芯片、数据中心意象、芯片缠绵自动化，以及悉数后摩尔期间转型产生哪些积极影响？

Andrew B. Kahng：只须能够赓续推动基于半导体的系统价值擢升，本人就具有积极影响。

这一主张的价值还在于，它教导悉数产业生态，系统价值是一个共同办法，要杀青这一办法，多个手艺范围必须协同合营，技艺真确杀青一种对于价值缩放的“元定律”。

此外，要是这一筹商能够邀请产业界再次想考方针、基准测试和手艺阶梯图，即行业不错若何掂量和校正，并作念得更好，而不是只是依靠昔时涵养“看后视镜开车”，这相同将产生积极影响。

（免责声明：本文内容与数据仅供参考，不组成投资建议，使用前请核实。据此操作，风险自担。）

记者|岳楚鹏

剪辑|金冥羽 兰素英 易启江

校对|何小桃

封面图片来源：视觉中国（贵寓图）

]article_adlist-->

｜逐日经济新闻  nbdnews  原创著述｜

未经许可谢却转载、摘编、复制及镜像等使用

]article_adlist-->

海量资讯、精确解读，尽在新浪财经APP